日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 9月18日

出 願 番 号

Application Number:

特願2000-281263

出 願 人 Applicant(s):

\$4

キヤノン販売株式会社

株式会社半導体プロセス研究所

2001年 6月18日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 SPL-C01

【提出日】 平成12年 9月18日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/90

【発明者】

【住所又は居所】 東京都港区三田3-11-28 キヤノン販売株式会社

内

【氏名】 山本 陽一

【発明者】

【住所又は居所】 東京都港区三田3-11-28 キヤノン販売株式会社

内

【氏名】 於久 泰三

【発明者】

【住所又は居所】 東京都港区三田3-11-28 キヤノン販売株式会社

内

【氏名】 青木 淳一

【発明者】

【住所又は居所】 東京都港区三田3-11-28 キヤノン販売株式会社

内

【氏名】 衣川 貴志

【特許出願人】

【識別番号】 390002761

【氏名又は名称】 キヤノン販売株式会社

【特許出願人】

【識別番号】 391007873

【氏名又は名称】 株式会社半導体プロセス研究所

【代理人】

【識別番号】 100091672

【弁理士】

【氏名又は名称】 岡本 啓三

【電話番号】 03-3663-2663

【手数料の表示】

【予納台帳番号】 013701

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9716147

【包括委任状番号】 9722731

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 赤外線の吸収強度のピークが波数2270万至2350cm⁻¹ の範囲にあり、膜密度が2.25万至2.40g/cm³の範囲に有り、かつ比 誘電率が3.3万至4.3の範囲にあるシリコン含有絶縁膜が基板上に形成されていることを特徴とする半導体装置。

【請求項2】 前記基板の表面に配線を有し、

前記シリコン含有絶縁膜は前記配線と接するように該配線を被覆していることを 特徴とする請求項1記載の半導体装置。

【請求項3】 前記基板の表面に配線と、前記配線と接するように該配線を被覆する絶縁膜とを有し、

前記絶縁膜上に前記シリコン含有絶縁膜からなる上部保護層が形成されていることを特徴とする請求項1記載の半導体装置。

【請求項4】 前記基板の表面に配線を有し、

前記配線と接するように該配線を被覆する前記シリコン含有絶縁膜からなる下部 保護層と、前記下部保護層と接するように該下部保護層上に積層された主たる絶 縁膜と、前記シリコン含有絶縁膜からなる上部保護層とがこの順に積層されてい ることを特徴とする請求項1記載の半導体装置。

【請求項5】 前記主たる絶縁膜は、シリコン含有有機物又はシリコン含有無機物のうち少なくとも何れか一を含む塗布絶縁膜、SiOF膜、又は多孔質絶縁膜のうち何れか一であることを特徴とする請求項4記載の半導体装置。

【請求項6】 前記配線の材料が銅であることを特徴とする請求項2乃至5の何れかーに記載の半導体装置。

【請求項7】 前記基板上に上部配線及び下部配線と、該上下部配線の間に介 在する層間絶縁膜とを有し、

前記層間絶縁膜は前記シリコン含有絶縁膜からなることを特徴とする請求項1記載の半導体装置。

【請求項8】 前記基板上に上部配線及び下部配線と、該上下部配線の間に介

在する層間絶縁膜とを有し、

前記層間絶縁膜は、前記下部配線と接するように該下部配線を被覆する前記シリコン含有絶縁膜からなる下部保護層と、前記下部保護層と接するように該下部保護層上に積層された主たる絶縁膜と、前記主たる絶縁膜と接するように該主たる絶縁膜上に積層された前記シリコン含有絶縁膜からなる上部保護層とから構成されてなることを特徴とする請求項1記載の半導体装置。

【請求項9】 前記主たる絶縁膜は、シリコン含有有機物又はシリコン含有無機物のうち少なくとも何れか一を含む塗布絶縁膜、SiOF膜、又は多孔質絶縁膜のうち何れか一であることを特徴とする請求項8記載の半導体装置。

【請求項10】 前記上下部配線は前記層間絶縁膜の開口部を介して接続され、前記開口部の側壁に前記シリコン含有絶縁膜からなる側壁保護層を有することを特徴とする請求項7乃至9のうち何れか一に記載の半導体装置。

【請求項11】 前記上下部配線の材料が銅であることを特徴とする請求項7 乃至10の何れか一に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に関し、より詳しくは、低誘電率を有する絶縁膜を備えた半導体装置に関する。

[0002]

【従来の技術】

近年、ロジックIC、システムLSI等の高速動作をする半導体装置に、スピン塗布法により低誘電率の絶縁材料を塗布して得られる塗布絶縁膜を層間絶縁膜うち膜厚の厚い主たる絶縁膜として用いる構造が配線間容量の低下による配線遅延を低減する有力な構造となっている。

[0003]

この場合、塗布絶縁膜はCVD (Chemical Vapor Deposition) 絶縁膜や金属 配線層との密着性が悪く、塗布絶縁膜の剥離が生じる恐れが有る。この問題を解 決するため、塗布絶縁膜の上下部にそれぞれ密着性を強化するための絶縁膜から なるキャップ層(上部保護層)とライナ層(下部保護層)を挟むようにしている

[0004]

キャップ層やライナ層の絶縁膜を形成するため、比較的低温で成膜可能なプラズマ励起化学気相成長法(以下、PE-CVD法という。)を用い、その成膜ガスとして、 $\mathrm{Si}\,\mathrm{H}_4/\mathrm{N}_2\mathrm{O}$ 系のガスや $\mathrm{Si}\,\mathrm{H}_4/\mathrm{O}_2$ 系のガスや $\mathrm{TEO}\,\mathrm{S}/\mathrm{O}_2$ 系のガスを用いている。

[0005]

【発明が解決しようとする課題】

しかしながら、キャップ層やライナ層においては膜自体の機械的強度や塗布絶 縁膜との密着性がまだ十分ではないこと、さらには強い酸化反応を示すガスを用 いていたため、以下のような欠点がある。即ち、

- (i)塗布絶縁膜とキャップ層、ライナー層の界面において塗布絶縁膜の剥離が生じる
- (ii) 加工中、特にCMP (Chemical Mechanical Polishing) 中に骨格の役割を果たすストッパとしてのライナ層が破壊されて半導体装置の積層構造の破壊が生じる。

[0006]

(iii) キャップ層を形成する際に、成膜ガス中に強い酸化反応を示すガスを 用いているため、塗布絶縁膜の酸化による誘電率の上昇が生じたりする。

また、層間絶縁膜の主たる絶縁膜として塗布絶縁膜を用いない場合でも、銅配線を含む配線を被覆する絶縁膜において、或いは銅配線を含む配線間の層間絶縁膜として或いはバリア層(保護層)として用いる絶縁膜において、誘電率を低減させつつ、耐水性を向上させ、銅配線からの銅の拡散を阻止する能力を向上させることが望まれている。

[0007]

本発明は、上記の従来例の問題点に鑑みて創作されたものであり、銅配線を含む配線を被覆する絶縁膜、又は銅配線を含む上下部配線間に介在する層間絶縁膜において、誘電率を低減させつつ、耐水性や、銅配線からの銅の拡散を阻止する

能力を向上させ、また塗布絶縁膜とその上下を挟む上下部保護層とで構成される 層間絶縁膜において、誘電率を低減させつつ、上下部保護層と塗布絶縁膜との密 着性や、上下部保護層自体の機械的強度を向上させることができる半導体装置を 提供するものである。

[0008]

【課題を解決するための手段】

上記課題を解決するため、請求項1記載の発明は、半導体装置に係り、赤外線の吸収強度のピークが波数2270万至2350cm $^{-1}$ の範囲にあり、膜密度が2.25万至2.40g/cm 3 の範囲に有り、かつ比誘電率が3.3万至4.3の範囲にあるシリコン含有絶縁膜が基板上に形成されていることを特徴とし、

請求項2記載の発明は、請求項1記載の半導体装置に係り、前記基板の表面に 配線を有し、前記シリコン含有絶縁膜は前記配線と接するように該配線を被覆し ていることを特徴とし、

請求項3記載の発明は、請求項1記載の半導体装置に係り、前記基板の表面に 配線と、前記配線と接するように該配線を被覆する絶縁膜とを有し、前記絶縁膜 上に前記シリコン含有絶縁膜からなる上部保護層が積層されていることを特徴と し、

請求項4記載の発明は、請求項1記載の半導体装置に係り、前記基板の表面に 配線を有し、前記配線と接するように該配線を被覆する前記シリコン含有絶縁膜 からなる下部保護層と、前記下部保護層と接するように該下部保護層上に積層さ れた主たる絶縁膜と、前記シリコン含有絶縁膜からなる上部保護層とがこの順に 積層されていることを特徴とし、

請求項5記載の発明は、請求項4記載の半導体装置に係り、前記中間層はシリコン含有有機物又はシリコン含有無機物のうち少なくとも何れか一を含む塗布絶縁膜であることを特徴とし、

請求項6記載の発明は、請求項2乃至5の何れか一に記載の半導体装置に係り 、前記配線の材料が銅であることを特徴とし、

請求項7記載の発明は、請求項1記載の半導体装置に係り、前記基板上に上部 配線及び下部配線と、該上下部配線の間に介在する層間絶縁膜とを有し、前記層 間絶縁膜は前記シリコン含有絶縁膜からなることを特徴とし、

請求項8記載の発明は、請求項1記載の半導体装置に係り、前記基板上に上部配線及び下部配線と、該上下部配線の間に介在する層間絶縁膜とを有し、前記層間絶縁膜は、前記下部配線と接するように該下部配線を被覆する前記シリコン含有絶縁膜からなる下部保護層と、前記下部保護層と接するように該下部保護層上に積層された主たる絶縁膜と、前記主たる絶縁膜と接するように該中間層上に積層された前記シリコン含有絶縁膜からなる上部保護層とから構成されてなることを特徴とし、

請求項9記載の発明は、請求項8記載の半導体装置に係り、前記主たる絶縁膜は、シリコン含有有機物又はシリコン含有無機物のうち少なくとも何れか一を含む塗布絶縁膜、SiOF膜、又は多孔質絶縁膜のうち何れか一であることを特徴とし、

請求項10記載の発明は、請求項7乃至9の何れか一に記載の半導体装置に係り、前記上下部配線は前記層間絶縁膜の開口部を介して接続され、前記開口部の側壁に前記シリコン含有絶縁膜からなる側壁保護層を有することを特徴とし、

請求項11記載の発明は、請求項7万至10の何れかーに記載の半導体装置に 係り、前記上下部配線の材料が銅であることを特徴としている。

[0009]

以下に、上記本発明の構成により奏される作用を説明する。

この発明は、赤外線の吸収強度のピークが波数 2 2 7 0 乃至 $2 3 5 0 \text{ cm}^{-1}$ の範囲にあり、膜密度が 2 . 2 5 乃至 $2 . 4 0 \text{ g/cm}^3$ の範囲に有り、かつ比誘電率が 3 . 3 乃至 4 . 3 の範囲にあるシリコン含有絶縁膜が基板上に形成されている。

[0010]

本願発明者の実験によれば、このような特性を有するシリコン含有絶縁膜は、シリコン窒化膜と同じように、機械的強度が高く、緻密で、耐水性に優れ、膜中の水分含有量が少なく、かつシリコン窒化膜と比べて比誘電率が小さいことが分かった。また、そのシリコン含有絶縁膜は塗布絶縁膜との密着性がよいことが分かった。

[0011]

この発明のシリコン含有絶縁膜を半導体装置に適用した構成では、上記シリコン含有絶縁膜は配線と接するように配線を被覆して形成され、或いは上記シリコン含有絶縁膜は配線を被覆する絶縁膜の上に上部保護層として形成されている。

この発明のシリコン含有絶縁膜は、低い誘電率を有し、膜自体の水分含有量が 少なく、緻密で、耐水性に優れているため、配線等を被覆する保護層として用い ることにより、配線間の寄生容量を低減しつつ、外来の水分の浸入を防いで配線 の腐食を防止することができる。

[0012]

また、基板上に上下部配線と、上下部配線の間に介在する層間絶縁膜とを有し 、層間絶縁膜は請求項1のシリコン含有絶縁膜からなる。

また、その層間絶縁膜は、下層から順に、この発明のシリコン含有絶縁膜からなる下部保護層と、主たる絶縁膜と、この発明のシリコン含有絶縁膜からなる上部保護層とから構成されている。

[0013]

主たる絶縁膜がシリコン含有有機物又はシリコン含有無機物のうち少なくとも何れか一を含む塗布絶縁膜である場合、この発明のシリコン含有絶縁膜は塗布絶縁膜との密着性がよく、機械的強度が高いため、外部からの機械的な衝撃に対しても膜剥がれ等積層構造の破壊を防止することができる。また、この発明のシリコン含有絶縁膜は緻密であるため、シリコン含有絶縁膜の外側周辺部への水分の放出を防止することができる。

[0014]

主たる絶縁膜がSiOF膜である場合、この発明が適用されるシリコン含有絶縁膜の外側周辺部へのフッ素(F)元素の拡散を防止することができる。また、主たる絶縁膜が吸湿性の高い多孔質絶縁膜である場合、多孔質絶縁膜中への水分の到来を防止し、吸湿による誘電率の増加を防止することができる。

また、主たる絶縁膜の上下部保護層としてシリコン窒化膜を用いずに、比誘電率が低いシリコン含有絶縁膜を用いているので、層間絶縁膜全体として誘電率を 低減することができる。 [0015]

さらに、銅膜からなる配線を被覆してこの発明が適用されるシリコン含有絶縁 膜からなる保護層を形成する場合、その保護層はシリコン窒化膜と同様に緻密で あるので、周辺部への銅の拡散を防止することができる。

[0016]

【発明の実施の形態】

以下に、本発明の実施の形態について図面を参照しながら説明する。

(第1の実施の形態)

以下に、この発明の第1の実施の形態であるシリコン酸化膜(シリコン含有絶縁膜)の特性について本願発明者の行なった調査実験について説明する。

[0017]

(試料の作成)

図1及び図2は、この発明のシリコン酸化膜を有する試料について示す断面図である。

試料1は、図1に示すように、シリコン基板1上にトリメトキシシラン(TMS)を含む成膜ガスを用いたPE-CVD法により形成したシリコン酸化膜(以下、PE-CVD TMS ${
m Si0}_2$ 膜と称する。) 2を有するものである。なお、比較のため、シリコン基板1上にテトラエトキシシラン(TEOS)を含む成膜ガスを用いたPE-CVD法により形成したシリコン酸化膜(以下、PE-CVD TEOS ${
m Si0}_2$ 膜と称する。) 3を有する比較試料1と、シリコン基板1上にモノシラン(SiH4)を含む成膜ガスを用いたPE-CVD法により形成したシリコン酸化膜(以下、PE-CVD ${
m SiH}_4$ ${
m Si0}_2$ 膜と称する。) 4を有する比較試料2とを作成した。

[0018]

00,350℃で、それぞれ1分間ずつベークし、さらに窒素中、温度400℃で、50分間キュアして形成した。なお、比較のため、下部保護層であるPE-CVD TMS ${\rm Sio}_2$ 膜12の代わりにPE-CVD TEOS ${\rm Sio}_2$ 膜15を形成した比較試料3と、上下部保護層であるPE-CVD TMS ${\rm Sio}_2$ 期12、14の代わりにPE-CVD TEOS ${\rm Sio}_2$ 膜15、16を形成した比較試料4とを作成した。

[0019]

図7は、上記試料1、2のPE-CVD TMS SiO_2 膜2、12、14の形成に用いられる平行平板型のプラズマ成膜装置101の構成を示す側面図である。

なお、同じプラズマ成膜装置 1 O 1 は比較試料 1 のPE-CVD TEOS SiO $_2$ 膜 3 、比較試料 2 のPE-CVD SiH $_4$ SiO $_2$ 膜 4 、比較試料 3 のPE-CVD TEOS SiO $_2$ 膜 1 5 、及び比較試料 4 のPE-CVD TEOS SiO $_2$ 膜 1 6 の形成にも用いられる。

[0020]

このプラズマ成膜装置は、プラズマガスにより被成膜基板 2 0 6 上にPE-CVD T MS SiO₂膜を形成する場所である成膜部と、成膜ガスを構成する複数のガスの供給源を有する不図示の成膜ガス供給部とから構成されている。

成膜部は、図7に示すように、成膜室壁202で囲まれた減圧可能な成膜室201を備え、成膜室201は排気配管208を通して不図示の排気装置と接続されている。排気配管208の途中には成膜室201と排気装置の間の導通/非導通を制御する不図示の開閉バルブが設けられている。成膜室201には成膜室201内の圧力を監視する不図示の真空計などの圧力計測手段が設けられている。

[0021]

成膜室201内には対向する一対の上部電極203aと下部電極203bとが備えられ、マッチングボックス205aを介して上部電極203aに周波数13.56MHzの高周波電力を供給する高周波電力供給電源(RF電源)204aが接続され、マッチングボックス205bを介して下部電極203bに周波数380kHzの低周波電力を供給する低周波電力供給電源204bが接続されている。これらの電源204a、204bから上部電極203a及び下部電極203bに電力を供給して、成膜ガスをプラズマ化する。特に、平行平板型の第1及び第2の電極203a、203bにそれぞれ高低2つの周波数の電力を供給する電

源204a、204bが接続されているので、これら高低2つの周波数の電力を それぞれ各電極203a、203bに印加してプラズマを生成することができる 。このようにして作成した絶縁膜は緻密である。

[0022]

上部電極203a、下部電極203b、マッチングボックス205a、205b及び電源204a、204bが成膜ガスをプラズマ化するプラズマ生成手段を構成する。なお、プラズマ生成手段として、例えば平行平板型の第1及び第2の電極203a、203bによりプラズマを生成する手段、ECR (Electron Cyclotron Resonance) 法によりプラズマを生成する手段、アンテナからの高周波電力の放射によりヘリコンプラズマを生成する手段等がある。

[0023]

上部電極203 a は成膜ガスの分散具を兼ねている。上部電極203 a には複数の貫通孔が形成され、下部電極203 b との対向面における貫通孔の開口部が成膜ガスの放出口(導入口)となる。この成膜ガス等の放出口は成膜ガス供給部と配管で接続されている。また、場合により、上部電極203 a には図示しないヒータが備えられることもある。成膜中に上部電極203 a を温度凡そ100℃程度に加熱しておくことにより、成膜ガス等の反応生成物からなるパーティクルが上部電極203 a に付着するのを防止するためである。

[0024]

下部電極203bは被成膜基板206の保持台を兼ね、また、保持台上の被成膜基板206を加熱するヒータを備えている。

成膜ガス供給部には、シリコン化合物の供給源、酸素(O_2)、一酸化窒素(N_2O)、二酸化窒素(NO_2)、一酸化炭素(CO)、二酸化炭素(CO_2)、又は水(H_2O)のうち何れか一の酸素含有ガスの供給源、 A_1 、 A_2 の供給源、水素(A_2)の供給源、及び窒素(A_2)の供給源が設けられている。

[0025]

本発明のシリコン含有絶縁膜の形成に適した成膜ガスを構成するシリコン化合物の代表例として、

- (i) トリメトキシシラン (TMS:SiH(OCH₃)₃)
- (ii) テトラメチルジシロキサン (TMDSO: $(CH_3)_2$ HSi-O-SiH $(CH_3)_2$) などを用いることができる。

[0026]

これらのガスは配管を通して成膜部の成膜室201内に供給される。窒素(N₂)は配管内や成膜室201内のクリーニングガスとして用いられる。

成膜ガスを成膜室201内に搬送するため、キャリアガスを特に用いる必要はないが、必要に応じてAr、He等の不活性ガスをキャリアガスとして用いることができる。

[0027]

成膜ガス:TMS+N₂O

TMSガス流量:100sccm

 N_2 Oガス流量:3000sccm

ガス圧力: 0. 7 Torr

プラズマ化条件

上部電極203aへの印加電力: 0.3W/cm²(周波数13.56M Hz)

下部電極203bへの印加電力: 0.3W/cm² (周波数380kHz)

この成膜装置の場合、上記電力密度はいずれも電極への印加電力 7 5 0 w に相当する。

[0028]

基板温度:300乃至400℃

成膜膜厚: t n m

上記のようにして作成したPE-CVD TMS SiO_2 膜について以下の特性を調査した

(i) 基本特性

上記成膜条件で、成膜レートは約160nm/分であった。

[0029]

また、成膜後のPE-CVD TMS SiO₂膜の屈折率は1.48であり、膜応力は3. 0×10^9 (d y n e / c m 2) であった。屈折率を測定する場合は、エリプソメータで6338オングストロームのHe - N e レーザを用いた。また、膜応力を測定する場合、オプティレバーレーザースキャン方式を用いた。

また、膜厚(t) 500 n mでPE-CVD TMS SiO_2 膜の比誘電率は 3.9 であった。比誘電率の調査用試料は、試料 1 のPE-CVD TMS SiO_2 膜 2 上に電極を形成することにより、作成した。電極として水銀プローブを用い、それとPE-CVD TMS SiO_2 膜 2 との接触面積は 0.0230 c m 2 である。上記調査用試料を用いて直流電圧(V)に周波数 1 MHz の微小信号を重畳して、直流電圧(V)変化に対する容量(C)変化を測定し、その結果から比誘電率を算出した。

[0030]

(ii) 膜中の炭素及び窒素の濃度

AES法(オージェ電子分光法)により、PE-CVD TMS ${
m Si0}_2$ 膜 2 中の炭素及び窒素の濃度を測定した。

それによれば、炭素の濃度は 1.0atoms%であり、窒素の濃度は 2.1atoms%であった。

[0031]

(iii) 膜密度

良く知られたX線干渉法、及び重量測定法により、PE-CVD TMS SiO_2 膜2の膜密度を調査した。

比較のため、熱酸化膜(thermal-SiO $_2$ 膜)、PE-CVD TEOS SiO $_2$ 膜3、PE-CVD S iH_4 SiO $_2$ 膜4を用いて同様な調査を行なった。

[0032]

PE-CVD TMS $Si0_2$ 膜 2 はいずれの測定方法でも 2 . 3 3 と他の絶縁膜と比べて膜密度が高く、緻密であることが分かった。

(iv) 膜中水分含有量

TDS法(Thermal Desorption Mass Spectroscopy:昇温離脱質量分析法)に

より成膜直後と大気中2週間経過後の膜中の水分含有量を測定した。TDS法とは、試料を加熱してそこから出てくる分子を測定する方法である。比較のため、PE-CVD TEOS SiO₂膜3を用いて同様な調査を行なった。

[0033]

調査方法は、TDS分析装置で、室温から800℃まで加熱し、試料からの水 分量を定量化することにより行なった。

成膜直後の測定では、室温から 800 C まで昇温したときの水分量はPE-CVD T MS SiO_2 膜 2 で 0.11 w t %であるのに対して、PE-CVD TEOS SiO_2 膜 3 では 0.49 w t %であった。さらに、 2 週間後の測定でも、 +0.2 乃至 0.3 の増加にとどまり、あまり変化がなかった。

[0034]

以上のように、PE-CVD TMS SiO₂膜 2 はPE-CVD TEOS SiO₂膜 3 に比較して構造 水 (成膜直後に成膜ガス及び膜構造に起因して膜中に含まれる水分)、物理吸着 水 (物理的に吸着及び吸収した外来の水分)ともに少ないことが分かった。

(v) FT-IRの吸収強度

次に、上記試料1について、FT-IR分析法により赤外線の吸収強度を調査 した結果を図3に示す。上記比較試料1、2について、FT-IR分析法により 赤外線の吸収強度を調査した結果を図4に示す。

[0035]

図3の縦軸は線形目盛りで表した吸収強度(任意単位)を示し、横軸は線形目盛りで表した波数(cm^{-1})を表す。図4も同様である。

図3に示すように、波数2270乃至2350 cm^{-1} の範囲に中心波数を有する赤外線吸収強度のピークが確認された。一方、比較試料1、2では、図4に示すようにそのようなそのピークは観察されなかった。

[0036]

(vi)耐水性

調査用試料として、試料1、比較試料1、2におけるシリコン基板1とシリコン酸化膜2、3、4の間にBPSG膜を挟んだものを用いて、加圧加湿試験(プレッシャークッカーテスト)により、耐水性を調査した。

加圧加湿試験の条件は以下の通りである。

[0037]

温度:121℃

压力: 2. Oatm

湿度:100%R. T. (Room Temperature)

放置時間:0~100時間

結果を図5に示す。図5の縦軸は線形目盛りで表した耐水性(%)を示し、横軸は線形目盛りで表した放置時間(hr)を示す。試料1、比較試料1、2をパラメータにとっている。

[0038]

耐水性の評価は、加圧加湿試験後に調査用絶縁膜中に含まれるP=O結合の量を評価することにより行なった。BPSG膜中に含まれるP=O結合の量を評価するため、FTIR分析法(Fourier Transform Infra Red分析法)により<math>P=Oの吸収係数を測定した。BPSG膜中に水分が侵入することで膜中のP=Oの結合が反応してP=OHに変化する。従って、BPSG膜をカバーするPE-CVD TMS SiO_2 膜の耐水性が高ければ、水分を通さずBPSG膜中のP=Oの結合が壊れることがない。従って、放置前に比べて加圧加湿試験後のP=O吸収係数の変化が小さいほど耐水性が高いといえる。図 5 における耐水性とは、放置前のP=O吸収係数を P=O の P=O の

[0039]

図5に示すように、試料1は比較試料1、2を上回る97.4%(100hr)の耐水性を有することが分かった。

(vii) 膜の密着性

この発明に係る試料 1 のPE-CVD TMS SiO_2 膜 2 と低誘電率を有する塗布絶縁膜との密着性について調査した。比較のため、低誘電率絶縁膜として無機塗布絶縁膜、及び有機塗布絶縁膜を用いた。また、成膜前の表面処理を行なった試料と同処理を行なわなかった試料を作成して同様な調査を行なった。また、PE-CVD TMS SiO_2 膜 2 の代わりにPE-CVD TEOS SiO_2 膜 3 を用いて同様な調査を行なった。

[0040]

なお、無機塗布絶縁膜とは、FOx(商品名,ダウコーニング社製),HSG-R7(商品名,日立化成工業社製)等の塗布液や、MSQ(Si, O, CH_3 を含む。)を含む塗布液等を塗布して形成された絶縁膜である。塗布液中の成分化合物として炭素が一つ以下の化合物を含むことを特徴とするものである。有機塗布絶縁膜とは、FLARE(商品名,Pライドシグナル社製),SiLK(商品名,ダウケミカル社製)などの塗布液を塗布して形成されたものである。塗布液中の成分化合物として炭素が二つ以上の化合物を含むことを特徴とするものである。また、成膜前の表面処理とは、 N_2 , NH_3 , H_2 などのプラズマを用いて処理膜の表面を改質する処理である。

[0041]

膜の密着性を調査するための試験として、試料面の数 c m×数 c mの領域にわたって格子状に傷を入れ、テープによる剥離試験を行なった。

調査結果によれば、PE-CVD TMS SiO₂膜2では、成膜前の表面処理の有無にかかわらず、無機塗布絶縁膜、及び有機塗布絶縁膜との密着性は良好だった。

一方、PE-CVD TEOS ${\rm Si0}_2$ 膜 3 では、全体的に密着性の程度はPE-CVD TMS ${\rm Si0}_2$ 膜 2 よりも劣る。そして、成膜前の表面処理の有無で差が出ており、表面処理を行なった試料が同処理を行なわなかった試料に比べて密着性が高かった。

[0042]

(viii) ヒートサイクルによる不良発生率

試料2、比較試料3、4について、ヒートサイクルによる不良発生率について 調査した。各試料はパッケージに封入した。ヒートサイクルの試験条件は以下の 通りである。サイクル数をパラメータにとっている。

高い温度(保持時間):150℃(20分間)

低い温度(保持時間):-55℃(20分間)

サイクル数:100、200、300、500C

結果を図6に示す。図6の縦軸は線形目盛りで表した不良発生率(%)を示し、横軸は試料の種類を示す。試料の種類は、左側から上記説明した試料2、比較 試料3、4の順となっている。棒グラフの区分領域は特定のサイクル数での不良 率を示し、横線で表した区分領域は100Cでの不良率を示し、縦線で表した区分領域は200Cでの不良率を示し、斜線で表した区分領域は300Cでの不良率を示し、白抜きの区分領域は500Cでの不良率を示す。

[0043]

図6に示すように、下部保護層及び上部保護層ともにこの発明のシリコン酸化膜を用いた試料2では、300C以上で不良が発生するが、300C及び500Cでの不良発生率を合わせても2乃至3%程度である。下部保護層及び上部保護層のうち下部保護層がこの発明のシリコン酸化膜である比較試料3の場合、100Cから500Cまでほぼ均等に不良が発生しており、不良発生率は合わせて約25%程度であった。下部保護層及び上部保護層ともにこの発明のシリコン酸化膜を用いない比較試料4の場合、100Cから500Cまで不良が発生し、特に300C及び500Cでの不良発生率が高くなっており、不良発生率は合わせて約53%であった。

[0044]

(ix)銅(Cu)に対するバリア性調査

(a) TDDB (Time Dependent Dielectric Break Down) 試験

TDDB試験は、試料に電圧を印加して絶縁破壊に至るまでの時間を計測する 試験である。

調査用試料は、シリコン基板上に、この発明に係るPE-CVD TMS ${
m SiO}_2$ 膜と ${
m Cu}$ 膜とを順に積層することにより作成した。比較のため、PE-CVD TMS ${
m SiO}_2$ 膜の代わりにPE-CVD TEOS ${
m SiO}_2$ 膜を用いた試料、及び ${
m Cu}$ 膜とPE-CVD TEOS ${
m SiO}_2$ 膜との間に ${
m Ti}$ N膜を介在させた試料についても同様な調査を行なった。

[0045]

調査結果によれば、電界強度 $8\,\mathrm{M\,V/c}$ mにおいて、 $1\,\mathrm{0\,\times\,1\,0}^{5}$ 秒のブレークダウンライフタイムが得られた。

一方、PE-CVD TEOS ${\rm Si0}_2$ 膜を用いた試料では、 1.0×10^5 秒台のブレークダウンライフタイムが得られるのは、電界強度 $5\,{\rm M\,V/c}$ mであった。このことは、PE-CVD TMS ${\rm Si0}_2$ 膜を用いた試料の方がPE-CVD TEOS ${\rm Si0}_2$ 膜を用いた試料に比べてブレークダウンライフタイムは $6\,$ 桁程度長いことを表している。

C u 膜とPE-CVD TEOS SiO $_2$ 膜との間にT i N膜を介在させた試料では、1 O \times 1 O 5 秒台のブレークダウンライフタイムが得られるのは、電界強度 7 . 5 M V / c m v であった。

[0046]

以上より、PE-CVD TMS SiO $_2$ 膜を用いた試料はPE-CVD TEOS SiO $_2$ 膜を用いた試料に比べて 6 桁程度長いブレークダウンライフタイムを有し、T i N膜と同等以上のC u に対するバリア性を有するといえる。

(b) 耐熱性調査

調査用試料は、シリコン基板上に、この発明に係る膜厚 $1\ 2\ 5\ n\ m$ のPE-CVD T MS SiO_2 膜と $C\ u$ 膜とを順に積層することにより作成した。

[0047]

調査は、成膜直後の状態を基準にして温度 470 \mathbb{C} で所定時間(1時間、7時間、15時間の3種類)処理した後のPE-CVD TMS SiO_2 膜中の \mathbb{C} u の分布状態を測定することにより行なった。

加熱処理後のPE-CVD TMS SiO_2 膜中のCuの分布状態は、成膜直後の分布とほとんど変化がなかった。即ち、PE-CVD TMS SiO_2 膜はCuに対して十分なバリア性を有することが分かった。

[0048]

また、上記の成膜ガスに水素(H_2)、又は窒素(N_2)のうち少ないとも何れか一を添加することにより、緻密性を更に高めることができる。

以上のように、この発明の実施の形態に係るシリコン酸化膜は、低い誘電率を 有し、かつ水分含有量が少なく、緻密で、耐水性に優れ、銅の拡散を阻止する能 力が高い絶縁膜を形成することができる。また、そのシリコン酸化膜は、有機或 いは無機塗布絶縁膜との密着性が良い。

[0049]

また、酸素含有ガスとして、酸素と比較して酸化力の弱いN₂Oを用いることにより、キャップ層を成膜する際に塗布絶縁膜の劣化を防止することができる。

なお、上記では、成膜ガス中のシリコン含有ガスとして、Si-H結合を有するアルコキシ化合物を用いているが、Si-H結合を有するシロキサンを用いる

ことができる。

(第2の実施の形態)

以下に、図8及び図9を参照して、上記のプラズマCVD装置を用いて形成したシリコン酸化膜を半導体装置に適用した第2の実施の形態について説明する。

[0050]

図8は、第2の実施の形態に係る半導体装置を示す断面図である。

図8に示すように、基板21上に下地絶縁膜22と配線23が形成された被成 膜基板上に、配線23を被覆してこの発明に係るシリコン酸化膜24が形成され ている。基板21としてシリコン基板やシリコン基板に配線や絶縁膜が形成され たものを用いることができ、配線23の材料としてアルミニウムや銅などの導電 材料を用いることができる。

[0051]

このように、この発明に係るシリコン酸化膜24をアルミニウムや銅などの導電材料からなる配線23を被覆する絶縁膜として用いることができる。

また、図9に示すように、配線23を被覆する絶縁膜25として多孔質絶縁膜やSiOF膜等の低誘電率の絶縁膜を用い、上部保護層26としてこの発明のシリコン酸化膜を用いてもよい。

[0052]

次に、この第2の実施の形態のシリコン酸化膜を作成するには、成膜装置として、上記のプラズマCVD装置のうち良く知られた平行平板型のプラズマCVD装置を用い、上記第1の実施の形態の成膜条件で、第1の実施の形態と同様にして成膜するが、説明は省略する。

以上、第2の実施の形態によれば、この発明に係るシリコン含有絶縁膜は配線と接するように配線を被覆して形成され、或いは上記シリコン含有絶縁膜は配線を被覆する絶縁膜の上に上部保護層として形成されている。

[0053]

上記のシリコン含有絶縁膜は比誘電率が小さく、かつ緻密で、耐水性に優れ、 膜中の水分含有量が少ないというシリコン窒化膜と同等な性質を有する。従って 、配線23等を被覆する保護層24、26としてこの発明が適用されるシリコン 含有絶縁膜を用いることにより、配線23間の寄生容量を低減しつつ、外来の水 分の浸入を防いで配線23の腐食を防止することができる。

[0054]

特に、配線23を被覆する絶縁膜25として吸湿性の高い多孔質絶縁膜を用いた場合、多孔質絶縁膜中への水分の到来を防止し、吸湿による誘電率の増加を防止することができる。

(第3の実施の形態)

次に、図10及び図11を参照して、本発明の第3の実施の形態に係る半導体 装置を説明する。

[0055]

図10は本発明の第3の実施の形態に係る半導体装置を示す断面図である。 その半導体装置においては、図10に示すように、基板31上に下地絶縁膜32 が形成され、その上に下部配線33が形成されている。更に、下部配線33を被 覆して層間絶縁膜が形成されている。基板31は図8の基板21と同じものを用 いることができる。

層間絶縁膜は、下層から順に第1の実施の形態のシリコン含有絶縁膜からなる下部保護層34と、主たる絶縁膜35と、第1の実施の形態のシリコン含有絶縁膜からなる上部保護層36とが積層されてなる。主たる絶縁膜35として低誘電率を有する絶縁膜である多孔質絶縁膜やSiOF膜を用いることができる。

また、下部配線33上方の層間絶縁膜にビアホール37が形成されている。このビアホール37を通して、下部配線33と上部配線38とが接続されている。

[0056]

次に、図10に示す半導体装置の製造方法について説明する。この発明が適用 されるPE-CVD TMS Si 0_2 膜の成膜ガスとしてTMS+N $_2$ Oを用いている。

まず、図10に示すように、シリコン基板(被成膜基板)21上に、成膜ガスとして $TMS+N_2O$ を用いたプラズマCVD法により、第1の実施の形態の成膜条件と同じ成膜条件で、膜厚約200nmのPE-CVD TMS $Si0_2$ 膜からなる下地絶縁膜32を形成する。

[0057]

次いで、下地絶縁膜3 2上に下部配線3 3を形成した後、上記PE-CVD TMS Si0 $_2$ 膜3 2を形成したときと同じ成膜方法及び成膜条件により、膜厚約1 5 0 n m のPE-CVD TMS Si0 $_2$ 膜(下部保護層)からなる下部保護層3 4 を形成する。

次に、主たる層間絶縁膜である膜厚約500nmのSiOF膜や多孔質絶縁膜からなる中間層35を形成する。次いで、第1の実施の形態の成膜条件と同じ成膜条件で、膜厚約150nmのPE-CVD TMS SiO_2 膜からなる上部保護層36を形成する。

[0058]

次に、パターニングにより下部配線33上の層間絶縁膜にビアホール37を形成した後、ビアホール37を通して下部配線33と接続する上部配線38を形成する。

図11は本発明の第3の実施の形態に係る別の半導体装置を示す断面図であり、図10の構成に対して、ビアホール37の側壁にこの発明が適用されるシリコン含有絶縁膜からなる側壁保護層39aを加えたものである。

[0059]

図11の側壁保護層39aを形成するには、上記工程でビアホール37を形成した後に、全面にシリコン含有絶縁膜を形成し、その後、異方性エッチングによりシリコン含有絶縁膜をエッチングする工程を付加する。

以上のように、この第3の実施の形態によれば、下部配線33を形成する前に基板31上にPE-CVD TMS ${\rm SiO}_2$ 膜からなる下地絶縁膜32を形成している。PE-CV D TMS ${\rm SiO}_2$ 膜は緻密で、耐水性が良く、膜中の水分含有量が少ない。従って、下地絶縁膜32中の水分や外来の水分が基板31に到達するのを防止することができる。

[0060]

また、基板31としてシリコン基板を用いた場合、下部配線33と基板31の間のリーク電流を抑制することができる。従って、シリコン基板にトランジスタや記憶素子のキャパシタンス等が形成されているような場合、それらがPE-CVD T MS SiO₂膜により被覆されることになり、そのため、蓄積電荷の流出を防止することができ、素子の信頼性を向上させることができる。

[0061]

また、下部配線 3 3 を被覆してPE-CVD TMS $8i0_2$ 膜からなる下部保護層 3 4 を形成しているので、下部保護層 3 4 中の水分や外来の水分に起因する下部配線 3 の腐食を防止することができる。

さらに、主たる絶縁膜 3.5 を挟んでPE-CVD TMS SiO_2 膜からなる上下部保護層 3.4、3.6 が形成されている。

[0062]

主たる絶縁膜35がSiOF膜である場合、上下部保護層34、36の外側周辺部へのフッ素(F)元素の拡散を防止することができる。

或いは、主たる絶縁膜35が多孔質絶縁膜である場合、吸湿性が高く、吸湿により誘電率が変動し易いが、その主たる絶縁膜35を上下部保護層34、36で挟むことにより、外来の水分が主たる絶縁膜35まで浸透するのを抑制し、層間絶縁膜の誘電率を低く安定化させることができる。また、多孔質絶縁膜25を含む層間絶縁膜全体のリーク電流を抑制することができる。

[0063]

また、図11に示すように、PE-CVD TMS Si 0_2 膜からなる側壁保護層39aを付加することにより、上記の効果を一層高めることができる。

さらに、PE-CVD TMS SiO₂膜34、36はシリコン窒化膜に比較して比誘電率が低く、リーク電流が小さいので、複数の配線を隣接して配置したり、多層配線を形成するような場合、配線間のリーク電流を抑制し、配線間の寄生容量を小さくすることができる。

(第4の実施の形態)

次に、図12万至図15を参照して、本発明の第4の実施の形態に係る半導体 装置を説明する。

[0064]

図12は、本発明の第4の実施の形態に係る半導体装置を示す断面図である。

図12に示すように、基板41上にPE-CVD TMS SiO_2 膜からなる下地絶縁膜42と、第1の配線43とが形成されている。基板41として図8の基板21を用いることができる。

第1の配線43を被覆してPE-CVD TMS SiO_2 膜からなる第1の下部保護層43と、塗布絶縁膜からなる第1の主たる絶縁膜45と、PE-CVD TMS SiO_2 膜からなる第1の上部保護層46とがこの順に積層されている。

[0065]

次に、図12に示す半導体装置の製造方法について説明する。この発明が適用される下地絶縁膜42と、塗布絶縁膜を挟む第1の下部保護層44及び上部保護層46の成膜ガスとして $TMS+N_2O$ を用いている。

まず、第3の実施の形態と同様にして、基板(被成膜基板)41上に、第1の 実施の形態と同様の成膜方法及び成膜条件で膜厚約50nmのPE-CVD TMS SiO₂ 膜からなる下地絶縁膜42を形成する。

[0066]

次いで、下地絶縁膜 4 2 上に第 1 の配線 4 3 を形成した後、第 1 の配線 4 3 を被覆して、上記PE-CVD TMS SiO_2 膜 4 2 を形成したときと同じ成膜方法及び成膜条件で、膜厚約 5 0 n mのPE-CVD TMS SiO_2 膜からなる第 1 の下部保護層 4 4 を形成する。

なお、第1の配線43が銅配線の場合には、図示していないが、下地絶縁膜42と配線43の間に下層から下地絶縁膜42に対する銅のバリアとしてのTaN膜と、スパッタにより形成したCu膜とを介在させる。

[0067]

次に、シリコン含有無機化合物又はシリコン含有有機化合物を含む塗布液を用いた回転塗布法により、低誘電率を有する膜厚約500万至1000nmの塗布絶縁膜からなる第1の主たる絶縁膜45を形成する。なお、シリコン含有無機化合物を含む塗布液とは、上記説明した無機塗布絶縁膜を形成するための塗布液でシリコンを含むものである。同じく、シリコン含有有機化合物を含む塗布液とは有機塗布絶縁膜を形成するための塗布液でシリコンを含むものである。

[0068]

次いで、上記PE-CVD TMS SiO_2 膜4 2 を形成したときと同じ成膜方法及び成膜条件で、膜厚約 5 0 n mのPE-CVD TMS SiO_2 膜からなる第 1 の上部保護層 4 6 を第 1 の主たる絶縁膜 4 5 上に形成する。これにより、図 1 2 の半導体装置が完成

する。

次に、図13を参照して第4の実施の形態に係る別の半導体装置について説明する。図13は断面図である。同図の半導体装置は、図12の半導体装置の第1の配線43上の絶縁膜44、45、46に第1のビアホール47が形成され、その第1のビアホール47を通して第2の配線48が接続されている。

[0069]

図13に示す半導体装置を作成するためには、図12の構造を形成した後に、第1の配線43上の上部保護層46と、第1の主たる絶縁膜45と、下部保護層44に第1のビアホール47を形成して、その底部に第1の配線43を表出させる。

次いで、第1のビアホール47内に接続導体を埋め込む。続いて、接続導体を通して配線43と接続するように銅又はアルミニウムからなる第2の配線48を形成する。なお、第2の配線48が銅配線の場合には、第1のビアホール47内に導電膜、例えば窒化タンタル(TaN)等のバリア金属膜とスパッタ法により形成した銅膜とからなる下地導電膜を敷き、この上に導電膜を埋め込むことになる。これにより、図13に示す半導体装置が完成する。

[0070]

次に、図14を参照して第4の実施の形態に係る他の半導体装置を説明する。図14は断面図である。同図の半導体装置は、図13の半導体装置の第2の配線48上に第2の下部保護層49と、主たる層間絶縁膜である第2の主たる絶縁膜50と、第2の上部保護層51とからなる層間絶縁膜が形成されている。第2の主たる絶縁膜として塗布絶縁膜を用い、上下保護層49、51としてこの発明のシリコン含有絶縁膜を用いている。さらに、層間絶縁膜には第2の配線48上にビアホール52が形成され、そのビアホール52を通して第2の配線48と第3の配線53とが接続されている。さらに第3の配線53を被覆してこの発明のシリコン含有絶縁膜からなる保護層54と、塗布絶縁膜55が形成されている。

[0071]

図14に示す半導体装置を作成するためには、図13の構造の作成の後に、図 12の第1の下部保護層44を形成する工程から図13の第2の配線48を形成 する工程までを繰り返す。即ち、第2の配線48を被覆して、膜厚約50nmのPE-CVD TMS SiO₂膜からなる第2の下部保護層49と、低誘電率を有する膜厚約500万至1000nmの塗布絶縁膜からなる第2の主たる絶縁膜50と、膜厚約50nmのPE-CVD TMS SiO₂膜からなる第2の上部保護層51とを順に形成する。続いて、第2の配線48上の第2の下部保護層49、第2の主たる絶縁膜50、及び第2の上部保護層51を貫通する第2のビアホール52を形成する。続いて、第2のビアホール52を通して第2の配線48と接続する第3の配線53を第2の上部保護層51上に形成する。

[0072]

その後、第3の配線53を被覆して膜厚約50nmのPE-CVD TMS SiO₂膜からなる第3の下部保護層54をこの発明のプラズマCVD法により形成する。続いて、上記塗布方法と同じ材料及び条件により第3の下部保護層54上に低誘電率を有する膜厚約500乃至1000nmの塗布絶縁膜からなるカバー絶縁膜55を形成する。以上により、図14に示す半導体装置が完成する。

[0073]

次に、図15を参照して第4の実施の形態に係るさらに別の半導体装置を説明する。図14の半導体装置の第1及び第2のビアホール47、52の側壁に側壁保護層56、57を付加したものである。

図15に示す半導体装置は、図14の半導体装置の構造に上記したPE-CVD TMS SiO_2 膜の異方性エッチングにより側壁保護層56、57を形成することにより作成することができる。

[0074]

上記、第4の実施の形態によれば、低誘電率を有する塗布絶縁膜からなる第1の主たる絶縁膜45がPE-CVD TMS ${\rm SiO}_2$ 膜からなる第1の下部保護層44とPE-CVD TMS ${\rm SiO}_2$ 膜からなる第1の下部保護層46とによって上下面を被覆され、同じく低誘電率を有する塗布絶縁膜からなる第2の主たる絶縁膜50がPE-CVD TMS ${\rm SiO}_2$ 膜からなる第2の下部保護層49とPE-CVD TMS ${\rm SiO}_2$ 膜からなる第2の上部保護層51とによって上下面を被覆されている。

[0075]

ところで、この発明が適用されるPE-CVD TMS ${
m SiO}_2$ 膜は、第 ${
m 1}$ の実施の形態の調査結果に示すように、緻密で、耐水性に優れ、膜中の水分含有量が少ないというシリコン窒化膜と同等な性質を有する。

従って、第1及び第2の主たる絶縁膜45、50中に外来の水分が侵入するのを防止することができる。このため、第1及び第2の主たる絶縁膜45、50の水分含有量に依存する比誘電率の変動を抑制することができる。また、当初から第1及び第2の主たる絶縁膜45、50中に水分が含まれていた場合、その水分が第1及び第2の主たる絶縁膜45、50の周辺部に流出するのを防止することができる。この発明のシリコン含有絶縁膜からなる側壁保護層56、57を付加すれば一層効果がある。

[0076]

さらに、PE-CVD TMS SiO₂膜は、緻密性という点でシリコン窒化膜と同等な性質を有するが、シリコン窒化膜と大きく異なり、比誘電率が小さいという性質を有する。従って、第1の主たる絶縁膜45の上下面を保護する第1の上下部保護層44、46として用いることにより、これらの膜から構成される第1の層間絶縁膜全体としてより低比誘電率化を図ることができる。同様に、第2の主たる絶縁膜50の上下面を保護する第2の上下部保護層49、51として用いることにより、これらの膜から構成される第2の層間絶縁膜全体としてより低比誘電率化を図ることができる。

[0077]

また、第1乃至第3の配線43、48、53の周辺部がそれぞれ下地絶縁膜4 2と第1の下部保護層44、第1の上部保護層46と第2の下部保護層49、第 2の上部保護層51と第3の下部保護層54により包まれている。このため、外 来の水分の浸入を防止して第1乃至第3の配線43、48、53が腐食するのを 防止することができる。

[0078]

さらに、下地絶縁膜 4 2 もこの発明が適用されるPE-CVD TMS SiO_2 膜とすることによって第 1 の配線 4 3 はPE-CVD TMS SiO_2 膜によって周辺部がすべて保護されるので、第 1 の配線 4 3 のすべての周辺部からの水分の浸透を防止して第 1 の

配線43が腐食するのをより一層防止することができる。

なお、上記第4の実施の形態では、下地絶縁膜42として、この発明が適用されるPE-CVD TMS Sio_2 膜を用いているが、シリコン基板41を酸素を含む雰囲気中で加熱して酸化し、形成した熱酸化膜や有機シリコン含有ガスを用いて熱CV D法やプラズマCVD法により形成したNSG膜、BPSG膜(Boro-Phospho-Silicate Glass膜)等を用いてもよい。

(第5の実施の形態)

次に、図16を参照して、本発明の第5の実施の形態に係る半導体装置を説明 する。

[0079]

図16は、本発明の第5の実施の形態に係る半導体装置を示す断面図である。この半導体装置は、同図に示すように、基板61上に下部配線埋込絶縁膜62が形成されている。下部配線埋込絶縁膜62は、主たる絶縁膜62aと、膜厚約50nmのPE-CVD TMS SiO2 膜からなる第1の上部保護層62bとが積層されてなる。下部配線埋込絶縁膜62を貫通する下部配線溝64にバリア層であるTaN膜65aと銅膜65bとからなる下部配線65が埋め込まれている。基板61は半導体基板や他の導電層でもよいし、絶縁性基板でもよい。

[0080]

これらの上にビアホール68が形成された配線層間絶縁膜66と上部配線溝69が形成された上部配線埋込絶縁膜67が形成されている。

配線層間絶縁膜 6.6 はこの発明に係る膜厚約 5.0 n mのPE-CVD TMS SiO_2 膜からなる第 2.0 の下部保護層 6.6 a 2.2 と、主たる絶縁膜 6.6 b 2.2 と、この発明に係る膜厚約 5.0 n mのPE-CVD TMS SiO_2 膜からなる第 2.0 上部保護層 6.6 c 2.2 とから構成されている。上部配線埋込絶縁膜 6.7 は、主たる絶縁膜 6.7 a 2.2 と、この発明の膜厚約 5.0 n mのPE-CVD TMS SiO_2 膜からなる第 3.0 上部保護層 6.7 b 2.2 とから構成されている。

[0081]

上部配線溝69はビアホール68よりも大きい開口面積を有し、ビアホール68と接続している。ビアホール68と上部配線溝69内には、よく知られたデュ

アルダマシン法によりバリア層であるTaN膜70aと銅膜70bとからなる接続導体70と同じくバリア層であるTaN膜71aと銅膜71bとからなる上部配線71が一体的に埋め込まれている。そして、最上部全面はこの発明に係るPE-CVD TMS SiO_2 膜からなる最上部保護層72によって被覆されている。

[0082]

上記の主たる絶縁膜62a、66b、67aとして低誘電率を有するSiOF 膜や多孔質絶縁膜等を用いることができる。

次に、図16を参照して、本発明の第5の実施の形態に係る半導体装置の製造方法を説明する。保護層62b、66a、66c、67b、72は、第1の実施の形態と同じ成膜方法及び成膜条件で作成している。

[0083]

まず、基板 6 1 上に、熱酸化膜或いは B P S G 膜等からなる主たる絶縁膜 6 2 a を形成した後、PE-CVD TMS S i0 2 膜からなる第 1 の上部保護層 6 2 b を形成する。これらが下部配線埋込絶縁膜 6 2 を構成する。次いで、下部配線埋込絶縁膜 6 2 をパターニングして下部配線溝 6 4 を形成する。

次に、下部配線溝64の内面に銅拡散防止膜としてTaN膜65aを形成する。続いて、図示しない銅シード層を形成した後、銅膜65bを埋め込んで、Ta N膜65a及び銅膜65bからなる下部配線65を形成する。

[0084]

次いで、下部配線65を被覆して、この発明のPE-CVD TMS SiO₂ 膜からなる第2の下部保護層66aと、主体たる配線層間絶縁膜である絶縁膜66bと、この発明のPE-CVD TMS SiO₂ 膜からなる第2の上部保護層66cとを順に形成し、接続導体を埋め込むための配線層間絶縁膜66を形成する。続いて、同じようにして第2の上部保護層66c上に主たる絶縁膜67aと、この発明のPE-CVD TMS SiO₂ 膜からなる第3の上部保護層67bとを順に形成し、上部配線を埋め込む上部配線埋込絶縁膜67を形成する。なお、下部配線埋込絶縁膜62の主体である絶縁膜62a、配線層間絶縁膜の主体である絶縁膜66b及び上部配線埋込絶縁膜の主体である絶縁膜67aとして低誘電率を有するSiOF膜や多孔質絶縁膜等を用いる。

[0085]

よく知られたデュアルダマシン法により、ビアホール68及び上部配線溝69 を形成した後、ビアホール68に接続導体70を埋め込むとともに、上部配線溝69に上部配線71を埋め込む。以下に、所謂デュアルダマシン法について簡単に説明する。

即ち、配線層間絶縁膜66を貫通するビアホール68を形成することともに、第2の配線埋込絶縁膜67を貫通し、ビアホール68と連通した上部配線溝69を形成する。上部配線溝69はビアホール68よりも大きい開口面積を有する。これにより、ビアホール68の底部に下部配線65が露出し、ビアホール68を通して下部配線65と上部配線溝69とが繋がる。このとき、保護層66cは絶縁膜67aを選択的にエッチングする際にエッチングされる絶縁膜67aの下地となる。この発明が適用される保護層66cは緻密であるため、マスクとして有効に機能し、或いはさらに下層の絶縁膜66bの過剰エッチングに対するストッパとして有効に機能する。

[0086]

次に、TaN膜70a、71aをビアホール68と上部配線溝69の内面に形成した後、図示しない銅シード層を形成し、更にその上に銅膜70b、71bを埋め込んで、接続導体70と上部配線71を形成する。以上が所謂デュアルダマシン法である。所謂デュアルダマシン法では、CMP法(Chemical Mechanical Polishing 法)により、配線溝69から突出した銅膜71b及びTaN膜71aを研磨して表面を平坦化するが、このとき、表面にはこの発明が適用される保護層66cが露出しており、その保護層66cは機械的強度が高いため、CMPの機械的な衝撃に十分に耐え得る。従って、積層構造の破損を防止することができる。

[0087]

次に、第1の実施の形態と同じ成膜方法及び成膜条件により、全面にこの発明が適用されるPE-CVD TMS ${
m SiO}_2$ 膜からなる最上部保護層 ${
m 7.2}$ を形成する。

以上のように、この第5の実施の形態によれば、配線層間絶縁膜66及び上部 配線埋込絶縁膜67の主体である絶縁膜66b、67aは保護層66a、66c 、67bによって挟まれるため、主体である絶縁膜66a、67aへの銅膜70b、71bからの銅の拡散を防止することができる。

[0088]

また、保護層 6.3 a、6.6 a、6.6 c、6.7 bとしてシリコン窒化膜を用いずに、比誘電率が低いPE-CVD TMS SiO_2 膜を用いているので、配線間に介在する絶縁膜全体として誘電率を低減することができる。

さらに、下部配線65を被覆して保護層66aを形成しているので、下部配線65が銅膜の場合、保護層66aによって周辺部への銅の拡散を防止することができる。

[0089]

なお、主体である絶縁膜62a、66b、67aとして、SiOF膜や多孔質 絶縁膜の代わりに上記実施の形態で説明したのと同様な低誘電率を有する塗布絶 縁膜を用いてもよい。

(第6の実施の形態)

次に、図17(a)、(b)を参照して、本発明の第6の実施の形態に係る半導体装置を説明する。図17(a)は断面図であり、図17(b)は図17(a)のI-I線に沿う断面図である。

[0090]

この半導体装置は、同図(a)、(b)に示すように、基板81上に膜厚約1μmのSiOF膜からなる下部配線埋込絶縁膜82が形成されている。下部配線埋込絶縁膜82に下部配線溝82aが形成され、下部配線83が埋め込まれている。

また、これらの上に膜厚数 10nmのPE-CVD TMS SiO_2 膜からなる配線層間絶縁膜 84 と、膜厚約 1μ mの Si O F 膜からなる上部配線埋込絶縁膜 85 とがこの順に積層されている。配線層間絶縁膜 84 にはビアホール 84 a が形成され、上部配線埋込絶縁膜 85 にはビアホール 84 a よりも大きい開口面積を有し、かつビアホール 84 a と連通した上部配線溝 85 a が形成されている。

[0091]

そして、ビアホール84aと上部配線溝85a内には、よく知られたデュアル

ダマシン法によりTaN膜86a及び銅膜86bからなる接続導体86とバリア層であるTaN膜87aと銅膜87bとからなる上部配線87が一体的に埋め込まれている。そして、最上部全面はこの発明に係るPE-CVD TMS SiO₂ 膜からなる最上部保護層88によって被覆されている。

[0092]

次に、図17(a)、(b)を参照してこの半導体装置の製造方法について簡単に説明する。配線層間絶縁膜84は第1の実施の形態の成膜方法及び成膜条件により作成される。

まず、基板(被成膜基板)81上に、下部配線埋込絶縁膜82を形成する。続いて、下部配線埋込絶縁膜82をエッチングして下部配線溝82aを形成した後、下部配線溝82aの内面に銅拡散防止膜としてTaN膜83aを形成する。次いで、図示しない銅シード層をスパッタ法により形成した後、メッキ法により銅膜を埋め込む。CMP法(Chemical Mechanical Polishing 法)により、下部配線溝82aから突出した銅膜83b及びTaN膜83aを研磨して表面を平坦化する。これにより、銅配線83b及びTaN膜83aからなる下部配線83が形成される。

[0093]

次に、第1の実施の形態と同じ成膜条件によりPE-CVD TMS Si 0_2 膜からなる配線層間絶縁膜 8 4 を形成する。

次いで、配線層間絶縁膜84上に上部配線埋込絶縁膜85を形成する。

次に、よく知られたデュアルダマシン法により、接続導体86と上部配線87を形成する。即ち、配線層間絶縁膜84にビアホール84aを形成するとともに、上部配線埋込絶縁膜85にビアホール84aよりも大きい開口面積を有し、ビアホール84aと繋がった上部配線溝85aを形成する。次いで、ビアホール84a及び上部配線溝85aをTaN膜86a、87aにより被覆した後、銅膜86bを主とする接続導体86をビアホール84aに埋め込むとともに、銅膜87bを主とする上部配線87を上部配線溝85aに埋め込む。

[0094]

次に、この発明が適用される成膜方法により、全面に最上部保護層88を形成

する。これにより、半導体装置が完成する。

以上のように、この第6の実施の形態によれば、配線層間絶縁膜84であるPE -CVD TMS ${
m Sio}_2$ 膜を、 ${
m TMS と酸素含有ガスである N}_2{
m O}$ とからなる成膜ガスをプラズマ化し、反応させて形成している。

[0095]

この発明に係るPE-CVD TMS SiO₂ 膜の比誘電率は約3.9程度であり、かつシリコン窒化膜と同じ位の緻密性を有する。これにより、銅に対する高いバリア性と小さいリーク電流を維持し、配線間の絶縁膜全体の実効的な誘電率を低減させることができる。

このように、この実施の形態によれば、保護層なしで銅配線83、87からの 銅の拡散を防止し、また銅配線83、87間の絶縁膜全体として低誘電率化を図 ることができる。

[0096]

また、SiOF膜からなる下部配線埋込絶縁膜82と上部配線埋込絶縁膜85 との間に配線層間絶縁膜84が介在し、かつ上部配線埋込絶縁膜85を被覆して PE-CVD TMS SiO₂ 膜からなる最上部保護層88が形成されている。従って、配線 層間絶縁膜84及び最上部保護層88によってフッ素(F)元素の周辺部への拡 散を防止することができる。これにより、配線の信頼性を向上させることができる。

[0097]

さらに、銅膜を主とする下部配線83を被覆して配線層間絶縁膜84を形成し、かつ銅膜を主とする上部配線87を被覆して最上部保護層88を形成しているので、周辺部への銅の拡散を防止することができる。

なお、配線埋込絶縁膜82、85としてシリコン含有無機化合物又はシリコン含有有機化合物を含む塗布液により形成された塗布絶縁膜を用いてもよい。シリコン含有無機化合物及びシリコン含有有機化合物として第1の実施の形態で説明したものを用いることができる。この場合、配線層間絶縁膜84及び最上部保護層88であるPE-CVD TMS SiO₂ 膜は塗布絶縁膜との密着性がよいため、膜剥がれを防止し、また塗布絶縁膜から周辺部への水分の放出をより完全に防止すること

ができる。

(第7の実施の形態)

次に、図18を参照して、本発明の第7の実施の形態に係る半導体装置を説明する。図18は断面図である。この場合も、この発明の保護層は、上記の実施の 形態と同様な成膜方法及び成膜条件により作成されている。

[0098]

図18に示すように、この実施の形態の半導体装置は、基板91上に、下から順に配線層間絶縁膜92、配線埋込絶縁膜93、配線層間絶縁膜94、配線埋込絶縁膜95、配線層間絶縁膜96、配線埋込絶縁膜97となる積層構造が形成されてなる。

この場合、配線層間絶縁膜92、94、96及び配線埋込絶縁膜93、95、97の主体である低誘電率絶縁膜からなる主たる絶縁膜92a/92c、93a/93c、94a/94c、96a/96c、97aと、この発明のPE-CVD TMS SiO₂膜からなる保護層(バリア層)92d、93d、94d、95d、96d、97bとを交互に積層している。なお、低誘電率絶縁膜からなる主たる絶縁膜92a/92c、93a/93c、94a/94c、96a/96c、97aとして上記した多孔質絶縁膜、SiOF膜或いは塗布絶縁膜を用いることができる

[0099]

即ち、各配線層間絶縁膜92、94、96は下から順に主たる絶縁膜92a/92c、94a/94c、96a/96cと保護層92d、94d、96dとが積層されてなる。また、各配線埋込絶縁膜93、95、97は下層から順に主たる絶縁膜93a/93c、95a/95c、97aと保護層93d、95d、97bとが積層されてなる。

[0100]

この実施の形態では、各配線層間絶縁膜92、94、96の主たる絶縁膜92 a/92c、94 a/94c、96 a/96 cの間にこの発明のPE-CVD TMS SiO 2膜からなる中間層92b、94b、96bが介在し、配線埋込絶縁膜93、95の主たる絶縁膜93a/93c、95a/95cの間にこの発明のPE-CVD TMS

SiO₂膜からなる中間層93b、95bが介在している。主たる絶縁膜である低誘電率絶縁膜は応力によりクラックが生じ易く、それを防ぐために中間層92b、93b、94b、95b、96bを介在させているものである。

[0101]

そして、配線層間絶縁膜92、94、96にはビアホール98a、98c、98eが形成され、配線埋込絶縁膜93、95、97には配線溝98b、98d、98fが形成されている。即ち、ビアホール98a、98c、98eと配線溝98b、98d、98fとは交互に形成され、下から順次開口面積が大きくなるように、かつビアホール98a、98c、98eと、これと隣接する配線溝98b、98d、98fとが繋がるように形成されている。

[0102]

ビアホール98a、98c、98eと配線溝98b、98d、98fの内面にはTaN膜からなる銅拡散阻止膜99aが形成され、銅拡散阻止膜99aを介在させて銅膜99bが埋め込まれている。ビアホール98a、98c、98eに埋めこまれた銅拡散阻止膜99a及び銅膜99bが上下の配線同士を接続する接続導体となり、配線溝98b、98d、98fに埋め込まれた銅拡散阻止膜99a及び銅膜99bが配線となる。

[0103]

最上部にはこの発明の絶縁膜であるPE-CVD TMS SiO₂膜からなるバリア絶縁膜100が最上層の配線を被覆して形成されている。

なお、基板91として、例えば、配線埋込絶縁膜に銅膜からなる或いは銅膜を 主とする配線が埋め込まれているものを用いることができる。この場合、この配 線がビアホール98a中の接続導体99と接続されることになる。

[0104]

上記構成の半導体装置の製造方法については、第6の実施の形態で説明した製造方法を用いることができるので、説明を省略する。

以上のように、第7の実施の形態に係る半導体装置の製造方法によれば、第5の実施の形態よりも多層配線の層数が3層と多いが、第5の実施の形態と同様な効果を有する。

(第8の実施の形態)

以下に、図19を参照してこの発明の第8の実施の形態について説明する。

[0105]

この半導体装置は、図19に示すように、基板111上に保護層と配線群と層間絶縁膜或いはカバー絶縁膜とを一組とする積層構造が4段積層されているような構造を有する。

即ち、この発明に係るPE-CVD TMS SiO₂膜からなる保護層112、115、118、121の上に配線群113a乃至113d、116a乃至116c、119a乃至119d、122a乃至122dと、配線群63a乃至63d、66a乃至66c、69a乃至69d、122a乃至122dを被覆する層間絶縁膜114、117、120及びカバー絶縁膜123が形成されてなる。

[0106]

次に、この半導体装置の製造方法について説明する。

まず、基板111上にこの発明が適用される膜厚200nmのPE-CVD TMS SiO 2膜からなる第1の保護層112を形成する。なお、基板111として半導体基板自体、或いは半導体基板上に下地絶縁膜と配線とが形成されたものを用いることができる。

[0107]

次いで、第1の保護層112上に第1の配線群113a乃至113dを形成し、続いて、上記実施の形態と同じ材料及び成膜方法を用いて第1の配線群113 a乃至113dを被覆して塗布法により第1の層間絶縁膜114を形成する。

次に、第1の層間絶縁膜114上にこの発明が適用される膜厚約50nmのPE-CVD TMS SiO₂膜からなる第2の保護層115を形成する。第2の保護層115 上に第2の配線群116a乃至116cを形成した後、上記実施の形態と同じ材料及び成膜方法を用いて第2の配線群116a乃至116cを被覆して塗布法により第2の層間絶縁膜117を形成する。

[0108]

その後、上記PE-CVD TMS SiO₂膜の形成工程と配線の作成工程と塗布絶縁膜の形成工程とを順次2回繰り返すことにより、第2の層間絶縁膜117上に膜厚約

5 O n mのPE-CVD TMS SiO₂膜からなる第3の保護層118と、第3の配線群119 a 乃至119 d と、塗布絶縁膜からなる第3の層間絶縁膜120と、膜厚約5 O n mのPE-CVD TMS SiO₂膜からなる第4の保護層121と、第4の配線群122a 乃至122cと、塗布絶縁膜からなるカバー絶縁膜123とを順に形成する。

[0109]

これにより、各配線群113a乃至113d、116a乃至116c、119 a乃至119d、122a乃至122cが層間絶縁膜114,117,120と 保護層115、118、121によって絶縁分離された、全体で4層の多層配線 群113a乃至113d、116a乃至116c、119a乃至119d、12 2a乃至122cを有する半導体集積回路装置が作成される。

[0110]

以上のように、第8の実施の形態によれば、配線群113a乃至113d、1 16a乃至116c、119a乃至119d、122a乃至122cの間にこの 発明に係る保護層115、118、121が介在している。

保護層115、118、121自体は緻密で、耐水性を有するため、外来の水分の侵入を阻止し、またリーク電流の流れを阻止する機能を有する。したがって、外来の水分による配線群113a乃至113d、116a乃至116c、119a乃至119d、122a乃至122cの腐食を防止するとともに、配線群113a乃至113d、116a乃至116c、119a乃至119d、122a乃至122c間のリーク電流を抑制することができる。

[0111]

また、保護層115、118、121は層間絶縁膜114, 117, 120及びカバー絶縁膜123と接触するように形成されている。保護層115、118、121であるPE-CVD TMS SiO $_2$ 膜は層間絶縁膜114, 117, 120及びカバー絶縁膜123との密着性がよいため、膜剥がれを防止することができる。

さらに、層間絶縁膜として塗布絶縁膜114,117,120を用いているので、平坦性に優れた層間絶縁膜を得ることができる。

[0112]

以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。

[0113]

【発明の効果】

以上のように、本発明においては、赤外線の吸収強度のピークが波数 $2\ 2\ 7\ 0$ 乃至 $2\ 3\ 5\ 0\ c\ m^{-1}$ の範囲にあり、膜密度が $2\ .\ 2\ 5$ 乃至 $2\ .\ 4\ 0\ g\ /\ c\ m^3$ の範囲に有り、かつ比誘電率が $3\ .\ 3$ 乃至 $4\ .\ 3$ の範囲にあるシリコン含有絶縁膜が基板上に形成されている。

[0114]

このような特性を有するシリコン含有絶縁膜は、シリコン窒化膜と同じように、機械的強度が高く、緻密で、耐水性に優れ、膜中の水分含有量が少なく、かつシリコン窒化膜と比べて比誘電率が小さい。また、そのシリコン含有絶縁膜は塗布絶縁膜との密着性がよい。

従って、種々の半導体装置に適用することができる。例えば、層間絶縁膜の保護層として用いることにより、配線間の寄生容量を低減しつつ、外来の水分の浸入を防いで、配線の腐食や吸湿による誘電率の増加を防止することができる。

[0115]

また、層間絶縁膜の主たる絶縁膜の上下部保護層としてシリコン窒化膜を用いずに、比誘電率が低いシリコン含有絶縁膜を用いているので、層間絶縁膜全体として誘電率を低減することができる。

また、この発明のシリコン含有絶縁膜がシリコン含有有機物又はシリコン含有 無機物のうち少なくとも何れか一を含む塗布絶縁膜に接するようにして多層構造 を形成することにより、外部からの機械的な衝撃に対しても膜剥がれ等積層構造 の破壊を防止することができる。

[0116]

さらに、銅膜からなる配線を被覆してこの発明が適用されるシリコン含有絶縁 膜からなる保護層を形成する場合、その保護層はシリコン窒化膜と同様に緻密で あるので、周辺部への銅の拡散を防止することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態である調査実験に用いたシリコン含有絶縁膜を有す る試料の構造を示す断面図である。

【図2】

本発明の第1の実施の形態である調査実験に用いたシリコン含有絶縁膜を有す る他の試料の構造を示す断面図である。

【図3】

本発明の第1の実施の形態である図1の試料を用いてシリコン含有絶縁膜の赤 外線吸収強度を調査した結果を示すグラフである。

【図4】

比較試料の赤外線吸収強度を調査した結果を示すグラフである。

【図5】

本発明の第1の実施の形態である図1の試料を用いてシリコン含有絶縁膜の耐水性について調査した結果を示すグラフである。

【図6】

本発明の第1の実施の形態である図2の試料を用いてヒートサイクルによる不 良発生率を調査した結果を示すグラフである。

【図7】

本発明の第1の実施の形態であるシリコン含有絶縁膜を形成するためのプラズ マ化学気相成長装置を示す側面図である。

【図8】

本発明の第2の実施の形態である半導体装置について示す断面図(その1)で ある。

【図9】

本発明の第2の実施の形態である半導体装置について示す断面図(その2)である。

【図10】

本発明の第3の実施の形態である半導体装置について示す断面図(その1)で

ある。

【図11】

本発明の第3の実施の形態である半導体装置について示す断面図(その2)である。

【図12】

本発明の第4の実施の形態である半導体装置について示す断面図である。

【図13】

本発明の第4の実施の形態である他の半導体装置について示す断面図である。

【図14】

本発明の第4の実施の形態であるさらに他の半導体装置について示す断面図である。

【図15】

本発明の第4の実施の形態であるさらに他の半導体装置について示す断面図である。

【図16】

本発明の第5の実施の形態である半導体装置について示す断面図である。

【図17】

(a)は、本発明の第6の実施の形態である半導体装置について示す断面図であり、(b)は同じく(a)のI-I線に沿う断面図である。

【図18】

本発明の第7の実施の形態である半導体装置について示す断面図である。

【図19】

本発明の第8の実施の形態である半導体装置について示す断面図である。

【符号の説明】

- 1、11、21、31、41、61、81、91、111 基板
- 2 PE-CVD TMS SiO₂膜
- 12、34 下部保護層
- 13, 35, 62a, 66b, 67a, 92a, 92c, 93a, 93c, 94
- a、94c、95a、95c、96a、96c、97a 主たる絶縁膜


- 14、36 上部保護層
- 22、32、42 下地絶縁膜
- 23 配線
- 24 カバー絶縁膜(保護層)
- 25、55、123 カバー絶縁膜
- 33、65 下部配線
- 37, 68, 85a, 98a, 98c, 98e ビアホール
- 38、71、87 上部配線
- 39a 側壁保護層
- 43 第1の配線
- 44 第1の下部保護層
- 45 第1の主たる絶縁膜
- 46、62b 第1の上部保護層
- 47 第1のビアホール
- 48 第2の配線
- 49、66a 第2の下部保護層
- 50、66b 第2の主たる絶縁膜
- 51、66 c 第2の上部保護層
- 52 第2のビアホール
- 53 第3の配線
- 54 第3の下部保護層
- 56 第1の側壁保護層
- 57 第2の側壁保護層
- 62、82 下部配線埋込絶縁膜
- 64、82a 下部配線溝
- 65a、70a、71a、83a、86a、87a、99a TaN膜
- 65b、71b、83b、87b 銅配線
- 66、84、92、94、96 配線層間絶縁膜
- 67、85 上部配線埋込絶縁膜

- 67b 第3の上部保護層
- 69、85a 上部配線溝
- 70、86 接続導体
- 70b、86b、99b 銅膜
- 72、88、100 最上部保護層
- 92b、93b、94b、95b、96b 中間層
- 92d、93d、94d、95d、96d、97b 保護層
- 93、95、97 配線埋込絶縁膜
- 98b、98d、98f 配線溝
- 112 第1の保護層
- 113a乃至113d 第1の配線群
- 114 第1の層間絶縁膜
- 115 第2の保護層
- 116a乃至116c 第2の配線群
- 117 第2の層間絶縁膜
- 118 第3の保護層
- 119a乃至119d 第3の配線群
- 120 第3の層間絶縁膜
- 121 第4の保護層
- 122a乃至122c 第4の配線群


【書類名】

図面


【図1】




【図2】



【図3】




【図4】




出証特2001-3057154


【図5】




【図6】




【図7】




[図8]




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】






【図18】



【図19】



【書類名】 要約書

【要約】

【課題】 銅配線を含む配線を被覆する絶縁膜、又は銅配線を含む上下部配線間に介在する層間絶縁膜において、誘電率を低減させつつ、耐水性や、銅配線からの銅の拡散を阻止する能力を向上させ、また塗布絶縁膜とその上下を挟む上下部保護層とで構成される層間絶縁膜において、誘電率を低減させつつ、上下部保護層と塗布絶縁膜との密着性や、上下部保護層自体の機械的強度を向上させることができる半導体装置を提供する。

【解決手段】 赤外線の吸収強度のピークが波数 2 270 乃至 2350 c m $^{-1}$ の範囲にあり、膜密度が 2.25 乃至 2.40 g / c m 3 の範囲に有り、かつ比誘電率が 3.3 乃至 4.3 の範囲にあるシリコン含有絶縁膜 26 が基板 21 上に形成されていることを特徴とする。

【選択図】 図9

出願人履歴情報

識別番号

[390002761]

1. 変更年月日 2000年 6月13日

[変更理由]

名称変更

住 所 東京都港区三田3丁目11番28号

氏 名 キヤノン販売株式会社

出願人履歴情報

識別番号

[391007873]

1. 変更年月日

1990年12月28日

[変更理由] 住 所

新規登録 東京都港区港南2-13-29

氏 名

株式会社半導体プロセス研究所